Comment fabrique-t-on les puces les plus puissantes (TSMC) et quel avenir en 2026 ?

Une puce de smartphone moderne contient plus de quinze milliards de transistors, gravés à une finesse mille fois inférieure au diamètre d’un cheveu. Derrière chaque accélérateur d’IA, chaque processeur de pointe et chaque modèle de langage se cache une seule entreprise capable de les produire en volume au sommet de la technologie : TSMC. En 2026, le fondeur taïwanais a démarré la production de masse de ses puces 2 nanomètres, et concentre la quasi-totalité de la fabrication la plus avancée de la planète.

Comment grave-t-on des circuits aussi minuscules ? Pourquoi une seule machine de gravure coûte-t-elle 380 millions de dollars ? Et que nous réserve la suite, avec le 1,4 nanomètre annoncé pour 2028 ? Cet article retrace, étape par étape, la fabrication des puces les plus puissantes et dessine les routes possibles pour les années à venir.

Le sujet dépasse la prouesse technique. Il touche à la souveraineté, à la dépendance industrielle et à la capacité des entreprises françaises à bâtir sur cette infrastructure mondiale. Voici un panorama complet, du grain de silicium au boîtier final.

Temps de lecture : 19 min

Pourquoi parle-t-on des puces les plus puissantes en 2026 ?

La puissance d’une puce ne se résume pas à sa vitesse. Elle combine trois grandeurs : la densité de transistors, la performance à puissance électrique donnée et l’efficacité énergétique. La course mondiale de 2026 consiste à améliorer ces trois axes en même temps, pour alimenter l’explosion des besoins de calcul liés à l’intelligence artificielle.

La puissance se mesure en transistors et en watts

Un transistor est un interrupteur électronique. Plus on en place sur une même surface, plus la puce calcule. Le procédé 2 nm de TSMC offre une densité jusqu’à 20 % supérieure au 3 nm pour les designs logiques. Mais la densité brute ne suffit plus : les accélérateurs d’IA consomment des dizaines de milliers de watts par baie de serveurs, si bien que chaque pourcentage d’efficacité gagné se traduit en millions d’euros d’électricité économisés.

C’est pourquoi les fabricants raisonnent désormais en performance par watt. Une puce qui calcule deux fois plus vite mais consomme trois fois plus n’a aucun intérêt dans un centre de données. La loi de Moore, qui prédisait un doublement régulier du nombre de transistors, ralentit physiquement, ce qui pousse l’industrie vers des solutions nouvelles que nous détaillons plus bas.

TSMC, le fondeur qui concentre la fabrication de pointe

TSMC est un fondeur : il ne conçoit pas de puces, il les fabrique pour le compte de ses clients. Apple, NVIDIA, AMD, Qualcomm ou MediaTek dessinent leurs circuits, TSMC les grave. Cette spécialisation a fait du Taïwanais le maillon central de toute la chaîne du calcul moderne.

La concentration est extrême. Sur les nœuds les plus avancés, plus de 90 % des premiers designs de puces 2 nm passent par TSMC. Cette dépendance mondiale soulève des questions stratégiques majeures, que nous analysons dans notre dossier dédié à la dépendance aux puces de NVIDIA, TSMC et Taïwan. Pour cadrer un projet d’IA sans se perdre dans la technique, notre page Comprendre l’IA aide à poser les bonnes priorités.

Comment fonctionne la lithographie EUV qui grave les puces ?

Au cœur de la fabrication se trouve la photolithographie : on projette de la lumière à travers un masque pour dessiner les circuits sur une plaque de silicium recouverte d’une résine sensible. Plus la longueur d’onde de cette lumière est courte, plus les motifs gravés sont fins.

La lumière EUV à 13,5 nanomètres

La lithographie dans l’extrême ultraviolet (EUV) utilise une lumière de 13,5 nanomètres de longueur d’onde, soit quatorze fois plus courte que la lumière ultraviolette profonde employée auparavant. Cette finesse permet de graver des motifs sous les 10 nanomètres en une seule exposition, là où l’ancienne technologie exigeait de superposer plusieurs masques, opération coûteuse et source de défauts.

Produire cette lumière relève de l’exploit. Des gouttelettes d’étain en fusion sont frappées par un laser de très haute puissance, ce qui génère un plasma émettant l’EUV. La lumière est ensuite guidée par des miroirs ultra-polis, car aucun verre ne laisse passer cette longueur d’onde. Chaque machine assemble près de cent mille pièces, dont certaines aux tolérances qu’aucun atelier mécanique standard ne sait atteindre.

Le rôle d’ASML et du monopole High-NA

Une seule entreprise au monde fabrique ces machines : le Néerlandais ASML. Son quasi-monopole sur l’EUV en fait un acteur aussi critique que TSMC. Sa nouvelle génération, dite High-NA (haute ouverture numérique de 0,55), descend à une résolution de 8 nanomètres en une seule exposition, comme le décrit la documentation produit d’ASML.

En réduisant le nombre d’étapes de gravure, ces machines abaissent les défauts, le coût et le temps de cycle. Début 2026, ASML affichait un carnet de commandes record pour ses systèmes EUV, signe que TSMC, Samsung et Intel se ruent sur l’équipement nécessaire aux nœuds 2 nm et au-delà.

Pourquoi une machine coûte 380 millions de dollars

Le prix d’un système High-NA avoisine 380 millions de dollars. Ce montant reflète la complexité : le porte-plaque doit positionner une plaque de 300 millimètres au nanomètre près, des milliers de fois par heure. Les miroirs, fournis par Carl Zeiss, comptent parmi les surfaces les plus parfaites jamais fabriquées par l’homme.

Quelles sont les grandes étapes de fabrication d’une puce ?

Fabriquer une puce avancée demande plusieurs centaines d’étapes et plusieurs mois. On peut les regrouper en grandes phases, du disque de silicium brut au boîtier testé prêt à être monté sur une carte.

Du lingot de silicium à la plaque polie

Tout commence par un lingot de silicium ultra-pur, découpé en plaques fines appelées wafers, puis polies jusqu’à obtenir une surface parfaitement plane. Ce semi-conducteur servira de support à tous les circuits. Une seule plaque de 300 millimètres peut accueillir des centaines de puces identiques.

Gravure, dépôt et dopage couche par couche

La fabrication procède par empilement. On dépose une fine couche de matériau, on la recouvre de résine, on la grave par lithographie, puis on retire la matière non protégée. Le dopage introduit des impuretés contrôlées pour créer les zones conductrices. On répète ce cycle des dizaines de fois pour bâtir les transistors puis les couches d’interconnexion métallique qui les relient.

Test, découpe et passage au boîtier

Une fois les circuits terminés, chaque puce est testée électriquement sur la plaque. Les unités défectueuses sont écartées : c’est le rendement, indicateur clé de rentabilité. La plaque est ensuite découpée en puces individuelles, qui partent vers l’étape de packaging décrite plus loin. La procédure ci-dessous résume ces phases.

Évaluez votre maturité IA en 5 minutes avec notre Diagnostic IA gratuit, accessible en bas de page.

Qu’est-ce que le 2 nm et le transistor GAA changent ?

Le passage au 2 nm n’est pas une simple réduction de taille. Il marque un changement d’architecture du transistor lui-même, le premier depuis une décennie, ce qui explique l’attention de toute l’industrie autour du procédé N2 de TSMC.

Le GAA nanosheet remplace le FinFET

Jusqu’au 3 nm, les transistors utilisaient l’architecture FinFET, où la grille contrôle le canal sur trois faces. Le 2 nm introduit le transistor GAA (gate-all-around) nanosheet, dont la grille entoure le canal sur ses quatre faces. Ce contrôle complet réduit les fuites de courant et améliore l’efficacité, un gain indispensable quand les motifs deviennent si petits que le courant tend à s’échapper.

Les gains réels du procédé N2

TSMC a confirmé le démarrage de la production de masse du N2 au quatrième trimestre 2025, comme l’a rapporté eeNews Europe. Le procédé apporte 10 à 15 % de performance supplémentaire à puissance constante, ou 25 à 30 % de consommation en moins à performance égale, et 15 % de densité en plus pour les designs mixtes par rapport au 3 nm.

Apple, NVIDIA et AMD se partagent la capacité

La demande dépasse l’offre. Deux usines 2 nm de TSMC sont réservées pour toute l’année 2026, avec un objectif de 100 000 plaques par mois. Apple a sécurisé plus de la moitié de la capacité initiale pour ses puces A20 et M6. NVIDIA destine le 2 nm à son GPU Rubin, et AMD à ses processeurs Zen 6. Cette tension explique le prix élevé d’une plaque, proche de 30 000 dollars. Pour qui cherche des solutions de calcul moins dépendantes, notre comparatif des alternatives aux GPU NVIDIA ouvre des pistes.

Pourquoi le packaging avancé CoWoS est-il devenu le vrai goulot ?

En 2026, la limite n’est plus seulement la gravure du silicium. La vraie ligne de front s’est déplacée vers le packaging, l’assemblage qui relie plusieurs puces et la mémoire dans un seul boîtier. Sans lui, les accélérateurs d’IA modernes ne pourraient pas exister.

Le chiplet contourne la limite de gravure

Une puce ne peut dépasser une taille maximale imposée par la gravure, appelée limite de réticule. Pour aller plus loin, les concepteurs assemblent plusieurs petites puces, les chiplets, sur un même support. Cette approche modulaire combine de la logique 2 nm avec des blocs moins coûteux pour la mémoire et les entrées-sorties, ce qui maîtrise le coût tout en augmentant la puissance.

CoWoS, le standard des accélérateurs d’IA

La technologie phare de TSMC s’appelle CoWoS (chip-on-wafer-on-substrate). Elle place les puces et la mémoire à haute bande passante sur un même support de silicium. Sa version CoWoS-L assemble plusieurs chiplets par des ponts d’interconnexion, pour des boîtiers bien plus grands que la limite de réticule. C’est cette technologie qui équipe les accélérateurs NVIDIA Blackwell et Rubin.

Une capacité qui quadruple sous la pression de l’IA

La demande a explosé. TSMC fait passer sa capacité CoWoS d’environ 35 000 plaques par mois fin 2024 à 120 000 ou 140 000 fin 2026, comme le rapporte CNBC. NVIDIA absorbe à lui seul une part majoritaire de cette capacité, au point que d’autres clients voient leurs propres volumes limités. Le packaging est ainsi devenu le point de tension le plus aigu de la chaîne, comme le montre aussi notre suivi de l’infrastructure GPU présentée à la GTC 2026.

Quelle est la roadmap : A16, A14, A12 et la limite de Moore ?

TSMC a détaillé sa feuille de route jusqu’en 2029. Après le 2 nm, les nœuds adoptent une nomenclature en angströms : A16 pour 1,6 nm, A14 pour 1,4 nm, A12 pour 1,2 nm. Chaque étape combine densité accrue et nouvelles techniques d’alimentation.

L’alimentation par la face arrière arrive avec l’A16

L’A16, prévu pour 2027, introduit la Super Power Rail, une alimentation par la face arrière de la plaque. En déplaçant le réseau d’alimentation sous les transistors, cette technique libère de la place en surface pour le routage des signaux et stabilise la tension. TSMC annonce 8 à 10 % de vitesse en plus ou 15 à 20 % de consommation en moins par rapport au N2P, avec une densité accrue. L’A16 vise en priorité les puces d’IA et de calcul intensif.

L’A14, le 1,4 nm attendu en 2028

L’A14 est le nœud suivant à part entière, attendu en production en 2028. Bâti sur des transistors GAA de deuxième génération, il promet 15 % de performance en plus ou 30 % de consommation en moins, et plus de 20 % de densité, face au N2. Fait notable, TSMC compte produire l’A14 sans recourir aux machines High-NA dans un premier temps, une stratégie différente de celle d’Intel. Une variante A14P avec alimentation par la face arrière suivra en 2029.

Vers l’A12 et la limite physique de Moore

L’A12, prévu pour 2029, poursuit la réduction en mettant l’accent sur l’alimentation par la face arrière, comme l’a présenté TSMC à son symposium technologique et rapporté par Tom’s Hardware. Mais la marche devient plus dure : les gains par nœud se réduisent et les coûts grimpent. L’industrie parle d’une ère du More than Moore, où le progrès vient autant du packaging et de l’assemblage que de la réduction des transistors.

Quel avenir pour la souveraineté et les entreprises françaises ?

La maîtrise des puces les plus avancées est devenue un enjeu de puissance autant qu’une affaire industrielle. La concentration de la fabrication sur une seule île pose une question de résilience pour toute l’économie numérique mondiale.

Taïwan reste le point de concentration

Aujourd’hui, l’essentiel de la production de pointe et la totalité du packaging avancé restent à Taïwan. TSMC construit bien des usines en Arizona, mais les puces qui y sortent repartent encore vers Taïwan pour l’assemblage final. Cette dépendance géographique inquiète les États et les grands acheteurs, qui poussent à diversifier la chaîne d’approvisionnement. Les tensions sur les matières premières, comme l’illustre notre dossier sur la pénurie d’hélium et son effet sur les puces, ajoutent une couche de fragilité.

Ce que la course aux puces implique pour les PME et ETI

Une PME ne fabriquera jamais de puce 2 nm, mais elle subit les effets de cette course : hausse du coût du calcul, tension sur les capacités d’IA, dépendance à quelques fournisseurs. La bonne réponse n’est pas de suivre la surenchère matérielle, mais de bâtir des usages d’IA sobres, bien gouvernés et alignés sur des objectifs métier précis. C’est l’approche que nous défendons sur notre page Gouverner l’IA.

Garder l’humain et la décision aux commandes

La technologie progresse vite, mais la valeur naît de son usage. Comprendre comment se fabriquent ces puces aide à prendre des décisions d’infrastructure éclairées, sans céder à la fascination pour la dernière génération. Notre conviction reste simple : l’IA propose, l’humain décide. Pour suivre l’actualité de cette industrie et ses répercussions, rendez-vous sur notre fil d’articles. Commencez par un audit de vos usages, identifiez vos vrais besoins de calcul, puis dimensionnez juste.

Questions fréquentes sur la fabrication des puces

Comment fabrique-t-on une puce électronique étape par étape ?

La fabrication part d’un lingot de silicium ultra-pur découpé en plaques fines et polies. On dépose ensuite des couches de matériaux, on les grave par lithographie, on les dope avec des impuretés contrôlées, puis on bâtit les interconnexions métalliques. Ce cycle se répète des dizaines de fois. Chaque puce est testée sur la plaque, qui est ensuite découpée, puis chaque puce passe au packaging. Le processus complet compte plusieurs centaines d’étapes et s’étale sur plusieurs mois.

Qu’est-ce que la lithographie EUV et pourquoi est-elle indispensable ?

La lithographie dans l’extrême ultraviolet projette une lumière de 13,5 nanomètres pour graver des motifs très fins sur le silicium. Cette longueur d’onde très courte permet de dessiner des circuits sous les 10 nanomètres en une seule exposition, là où les anciennes techniques empilaient plusieurs masques. Sans EUV, les puces 2 nm seraient impossibles à produire en volume à un coût raisonnable. Une seule entreprise au monde, ASML, fabrique ces machines, ce qui en fait un acteur stratégique de premier plan.

Qu’apporte le procédé 2 nm (N2) de TSMC ?

Le procédé N2 offre 10 à 15 % de performance supplémentaire à puissance égale, ou 25 à 30 % de consommation en moins à performance égale, par rapport au 3 nm. La densité logique grimpe jusqu’à 20 %. Surtout, il introduit le transistor GAA nanosheet, première nouvelle architecture depuis une décennie. TSMC a lancé sa production de masse au quatrième trimestre 2025, avec Apple, NVIDIA et AMD comme premiers clients sur des produits mobiles, des GPU d’IA et des processeurs serveurs.

Qu’est-ce qu’un transistor GAA nanosheet ?

Le transistor GAA (gate-all-around) nanosheet possède une grille qui entoure le canal sur ses quatre faces, contre trois faces pour l’ancien FinFET. Ce contrôle complet du canal réduit fortement les fuites de courant, un problème qui s’aggrave à mesure que les motifs rétrécissent. Résultat : une meilleure efficacité énergétique et un contrôle plus précis du courant. Le 2 nm de TSMC marque la première utilisation en volume de cette architecture, qui équipera aussi tous les nœuds suivants de la feuille de route.

Pourquoi le packaging CoWoS est-il un goulot d’étranglement ?

Le packaging CoWoS assemble plusieurs puces et de la mémoire à haute bande passante sur un même support, indispensable aux accélérateurs d’IA modernes. La demande, tirée par NVIDIA, dépasse largement la capacité disponible. TSMC fait passer sa production d’environ 35 000 plaques par mois fin 2024 à 120 000 ou 140 000 fin 2026, mais cela ne suffit pas. Certains clients voient leurs volumes limités faute d’allocation. Le packaging est ainsi devenu le point de tension le plus aigu de toute la chaîne en 2026.

Diagnostic IA gratuit
Nous contacter
Parler à Eric